LDO裕量及其對(duì)輸出噪聲和pSRR的影響

基于深亞微米工藝的最新千兆級(jí)模擬電路對(duì)電源電壓的要求越來越低，在有些情況下，還不到1V。這些高頻電路往往需要較大的供電電流，因此，可能在散熱方面存在困難。設(shè)計(jì)目標(biāo)之一是使功耗降至電路性能絕對(duì)需要的水平。

開關(guān)模式DC-DC轉(zhuǎn)換器是最高效的電源，有些器件效率可超過95%，但其代價(jià)是電源噪聲，通常在較寬帶寬范圍內(nèi)都存在噪聲問題。通常用低壓差線性調(diào)節(jié)器（LDO）清除供電軌中的噪聲，但也需要，在功耗和增加的系統(tǒng)熱負(fù)荷之間做出權(quán)衡。為了緩解這些問題，使用LDO時(shí)，可使輸入和輸出電壓之間在較小的壓差（裕量電壓）本文旨在討論低裕量電壓對(duì)電源抑制和總輸出噪聲的影響。

LDO電源抑制與裕量

LDO電源抑制比（pSRR）與裕量電壓相關(guān)裕量電壓指輸入與輸出電壓之差。對(duì)于固定裕量電壓，pSRR隨著負(fù)載電流的提高而降低，大負(fù)載電流和小裕量電壓條件下尤其如此。圖1所示為ADM7160超低噪聲、2.5V線性調(diào)節(jié)器在200mA負(fù)載電流和200mV、300mV、500mV和1V裕量電壓條件下的pSRR。隨著裕量電壓的減小，pSRR也會(huì)減小，壓差可能變得非常大。例如，在100kHz下，裕量電壓從1V變?yōu)?00mV，結(jié)果將使pSRR減少5dB。然而，裕量電壓的較小變化，從500mV變?yōu)?00mV，結(jié)果會(huì)導(dǎo)致pSRR下降18dB以上。

圖1.ADM7160pSRR與裕量

圖2顯示了LDO的框圖。隨著負(fù)載電流的增加，pMOS調(diào)整元件的增益會(huì)減小，它脫離飽和狀態(tài)，進(jìn)入三極工作區(qū)。結(jié)果使總環(huán)路增益減小，導(dǎo)致pSRR下降。裕量電壓越小，增益降幅越大。隨著裕量電壓繼續(xù)減小到一個(gè)點(diǎn)，此時(shí)，控制環(huán)路的增益降至1，pSRR降至0dB。

導(dǎo)致環(huán)路增益減小的另一個(gè)因素是通路中元件的電阻，包括FET的導(dǎo)通電阻、片內(nèi)互連電阻和焊線電阻?？梢愿鶕?jù)壓差推算出該電阻。例如，采用WLCSp封裝的ADM7160在200mA下的最大壓差為200mV。利用歐姆定律，調(diào)整元件的電阻約為1，可以把調(diào)整元件近似地當(dāng)作固定電阻與可變電阻之和。

流過該電阻的負(fù)載電流導(dǎo)致的壓差減去FET的漏極源極工作電壓。例如，在1FET條件下，200mA的負(fù)載電流會(huì)使漏極源極電壓下降200mV。在估算裕量為500mV或1V的LDO的pSRR時(shí)，必須考慮調(diào)整元件上的壓差，因?yàn)檎{(diào)整FET的工作電壓實(shí)際上只有300mV或800mV。

圖2.低壓差調(diào)節(jié)器的框圖

容差對(duì)LDO裕量的影響

客戶通常要求應(yīng)用工程師幫助他們選擇合適的LDO，以便在負(fù)載電流Z條件下從輸入電壓Y產(chǎn)生低噪聲電壓X，但在設(shè)置這些參數(shù)時(shí)，往往忽略了輸入和輸出電壓容差這個(gè)因素。隨著裕量電壓值變得越來越小，輸入和輸出電壓的容差可能對(duì)工作條件造成巨大的影響。輸入和輸出電壓的最差條件容差始終會(huì)導(dǎo)致裕量電壓下降。例如，最差條件下的輸出電壓可能高1.5%，輸入電壓可能低3%。當(dāng)通過一個(gè)3.8V源驅(qū)動(dòng)3.3V的調(diào)節(jié)器時(shí)，最差條件裕量電壓為336.5mV，遠(yuǎn)低于預(yù)期值500mV。在最差條件負(fù)載電流為200mA的情況下，調(diào)整FET的漏極源極電壓只有136.5mV。在這種情況，ADM7160pSRR可能遠(yuǎn)遠(yuǎn)低于標(biāo)稱值55dB（10mA時(shí)）。

壓差模式下的LDO的pSRR

客戶經(jīng)常會(huì)就LDO在壓差模式下的pSRR請(qǐng)教應(yīng)用工程師。開始時(shí)，這似乎是個(gè)合理的問題，但只要看看簡化的框圖，就知道這個(gè)問題毫無意義。當(dāng)LDO工作于壓差模式時(shí)，調(diào)整FET的可變電阻部分為零，輸出電壓等于輸入電壓與通過調(diào)整FET的RDSON的負(fù)載電流導(dǎo)致的壓降之差。LDO不進(jìn)行調(diào)節(jié)，而且沒有增益來抑制輸入端的噪聲；只是充當(dāng)一個(gè)電阻。FET的RDSON與輸出電容一起形成一個(gè)RC濾波器，提供少量殘余pSRR，但一個(gè)簡單的電阻或鐵氧體磁珠即可完成同一任務(wù)，而且更加經(jīng)濟(jì)高效。

在低裕量工作模式下維持性能

在低裕量工作模式下，需要考慮裕量電壓對(duì)pSRR的影響，否則，會(huì)導(dǎo)致輸出電壓噪聲水平高于預(yù)期。如圖3所示的pSRR與裕量電壓關(guān)系曲線通?？稍跀?shù)據(jù)手冊(cè)中找到，而且可以用來確定給定條件下可以實(shí)現(xiàn)的噪聲抑制量。

圖3.pSRR與裕量電壓的關(guān)系

然而，有時(shí)候，通過展示LDO的pSRR如何有效濾除源電壓中的噪聲，可以更加容易地看到這種信息的利用價(jià)值。下面的曲線圖展示了LDO在不同裕量電壓下時(shí)，對(duì)總輸出噪聲的影響。

圖4展示的是2.5VADM7160在500mV裕量和100mA負(fù)載條件下，相對(duì)于E3631A臺(tái)式電源的輸出噪聲，該臺(tái)式電源在20Hz至20MHz范圍內(nèi)的額定噪聲低于350V-rms。1kHz以下的許多雜散為與60Hz線路頻率整流相關(guān)的諧波。10kHz以上的寬雜散來自產(chǎn)生最終輸出電壓的DC-DC轉(zhuǎn)換器。1MHz以上的雜散源于環(huán)境中與電源噪聲不相關(guān)的RF源。在10Hz至100kHz范圍內(nèi)，這些測(cè)試所用電源的實(shí)測(cè)噪聲為56Vrms，含雜散為104V。LDO抑制電源上的所有噪聲，輸出噪聲約為9V-rms。

圖4.ADM7160噪聲頻譜密度（裕量為500mV）

當(dāng)裕量電壓降至200mV時(shí)，隨著高頻pSRR接近0dB，100kHz以上的噪聲雜散開始穿過噪底。噪聲略升至10.8Vrms。隨著裕量降至150mV，整流諧波開始影響輸出噪聲，后者升至12Vrms。在大約250kHz處出現(xiàn)幅度適中的峰值，因而盡管總噪聲的增加量并不大，但敏感電路也可能受到不利影響。隨著裕量電壓進(jìn)一步下降，性能受到影響，與整流相關(guān)的雜散開始在噪聲頻譜中顯現(xiàn)出來。圖5所示為100-mV裕量條件下的輸出。噪聲已上升至12.5Vrms。諧波所含能量極少，因此，雜散噪聲只是略有增加，為12.7Vrms。

圖5.ADM7160噪聲頻譜密度（裕量為100mV）

當(dāng)裕量為75mV時(shí)，輸出噪聲受到嚴(yán)重影響，整流諧波出現(xiàn)在整個(gè)頻譜中。Rms噪聲升至18Vrms，噪聲與雜散之和升至27Vrms。超過~200kHz范圍的噪聲被衰減，因?yàn)長DO環(huán)路無增益，充當(dāng)一個(gè)無源RC濾波器。當(dāng)裕量為65mV時(shí)，ADM7160采用壓差工作模式。如圖6所示，ADM7160的輸出電壓噪聲實(shí)際上與輸入噪聲相同?，F(xiàn)在，rms噪聲為53Vrms，噪聲與雜散之和為109Vrms。超過~100kHz范圍的噪聲被衰減，因?yàn)長DO充當(dāng)一個(gè)無源RC濾波器。

圖6.ADM7160在壓差模式下的噪聲頻譜密度

高pSRR、超低噪聲LDO

如ADM7150超低噪聲、高pSRR調(diào)節(jié)器一類的新型LDO實(shí)際上級(jí)聯(lián)了兩個(gè)LDO，因此，結(jié)果得到的pSRR約為各個(gè)級(jí)之和。這些LDO要求略高的裕量電壓，但能夠在1MHz條件下實(shí)現(xiàn)超過60dB的pSRR，較低頻率下，pSRR可以遠(yuǎn)超100dB。

圖7所示為一個(gè)5V的ADM7150的噪聲頻譜密度，其負(fù)載電流為500mA，裕量為800mV。10Hz至100kHz范圍內(nèi)，輸出噪聲為2.2Vrms。隨著裕量降至600mV，整流諧波開始顯現(xiàn)，但當(dāng)輸出噪聲升至2.3Vrms時(shí)，其對(duì)噪聲的影響很小。

圖7.ADM7150噪聲頻譜密度（裕量為800mV）

當(dāng)裕量為500mV時(shí)，可在12kHz處明顯看到整流諧波和峰值，如圖8所示。輸出電壓噪聲升至3.9Vrms。

圖8.ADM7150噪聲頻譜密度（裕量為500mV）

當(dāng)裕量為350mV時(shí)，LDO采用壓差工作模式。此時(shí)，LDO再也不能調(diào)節(jié)輸出電壓，充當(dāng)一個(gè)電阻，輸出噪聲升至近76Vrms，如圖9所示。只有FET的RDSON和輸出端的電容形成的極點(diǎn)衰減輸入噪聲。

圖9.ADM7150在壓差模式下的噪聲頻譜密度

結(jié)論

現(xiàn)代LDO越來越多地用于清除供電軌中的噪聲，這些供電軌通常通過可以在較寬頻譜下產(chǎn)生噪聲的開關(guān)調(diào)節(jié)器實(shí)現(xiàn)。開關(guān)調(diào)節(jié)器以超高的效率形成這些電壓軌，但本身耗能的LDO既會(huì)減少噪聲，也會(huì)導(dǎo)致效率下降。因此，應(yīng)盡量降低LDO的工作裕量電壓。

如前所述，LDO的pSRR為負(fù)載電流和裕量電壓的函數(shù)，會(huì)隨負(fù)載電流的增加或裕量電壓的減少而減少，因?yàn)?，在調(diào)整管的工作點(diǎn)從飽和工作區(qū)移至三極工作區(qū)時(shí)，環(huán)路增益會(huì)下降。

通過考慮輸入源噪聲特性、pSRR和最差條件容差，設(shè)計(jì)師可以優(yōu)化功耗和輸出噪聲，為敏感型模擬電路打造出高效的低噪聲電源。

在裕量電壓超低的條件下，輸入和輸出電壓的最差條件容差可能對(duì)pSRR形成影響。在設(shè)計(jì)時(shí)充分考慮最差條件容差可以確?？煽康脑O(shè)計(jì)，否則設(shè)計(jì)的具有較低的pSRR的電源解決方案，其總噪聲也會(huì)高于預(yù)期。

技術(shù)專區(qū)慕展上，世強(qiáng)帶來的SiC、GaN、三電平讓你的效率直達(dá)最high點(diǎn)如何利用二級(jí)輸出濾波器防止開關(guān)電源噪聲陶瓷垂直貼裝封裝(CVMp)的焊接注意事項(xiàng)及布局DC-DC轉(zhuǎn)換器的平均小信號(hào)數(shù)學(xué)建模及環(huán)路補(bǔ)償設(shè)計(jì)常用基準(zhǔn)穩(wěn)壓電源產(chǎn)生辦法有哪些？